鼎合网配资披露1.4nm细节，英特尔更新晶圆代工路线图

（原标题：披露1.4nm细节鼎合网配资，英特尔更新晶圆代工路线图）

如果您希望可以时常见面，欢迎标星收藏哦~

今天，英特尔举办了晶圆代工大会，会上公司指出，正在与主要客户洽谈即将推出的14A工艺节点（相当于1.4纳米），该节点是18A工艺节点的后续产品。英特尔已有多家客户计划流片14A测试芯片。英特尔还透露，公司至关重要的18A节点目前已进入风险生产阶段，并计划于今年晚些时候实现量产。

英特尔新的18A-P扩展节点（18A节点的高性能变体）目前正在晶圆厂早期生产。此外，该公司正在开发一种新的18A-PT变体，该变体支持带有混合键合互连的Foveros Direct 3D，使该公司能够在其最先进的前沿节点上垂直堆叠芯片。

在英特尔的新方案中，Foveros Direct 3D 技术是一项关键的进展，因为它提供了竞争对手台积电（TSMC）已在生产中使用的功能，最著名的是 AMD 的 3D V-Cache 产品。事实上，英特尔的实现在关键互连密度测量方面与台积电的产品不相上下。

在成熟节点方面，英特尔代工厂目前已在晶圆厂中完成其首个 16nm 生产流片，并且该公司目前还在与联华电子合作开发的 12nm 节点吸引客户。

接下来，我们来看一下这家巨头的晶圆代工最新路线图。

英特尔 14A 工艺节点

英特尔的 14A 是继 18A 之后的下一代产品，目前已在开发中，但该公司尚未公布具体的时间表。如果一切顺利，14A 将成为业界首个采用高数值孔径 EUV 光刻技术的节点。台积电的竞争对手 A14（1.4 纳米级）节点预计将于 2028 年问世，但这家台湾公司不会在生产中使用高数值孔径 EUV 光刻技术。

英特尔已经与其主要的 14A 工艺节点客户共享了工艺设计套件 (PDK) 的早期版本，该套件包含一套数据、文档和设计规则，可用于设计和验证处理器设计。英特尔表示，已有多家客户表示有意使用 14A 工艺节点制造芯片。

英特尔的 14A 将采用其 PowerVia 背面供电技术的第二代版本。新的 PowerDirect 方案是一种更先进、更复杂的方案，它通过专门的触点将电源直接传输到每个晶体管的源极和漏极，从而最大限度地降低电阻并提高电源效率。与英特尔目前的 PowerVia 方案（通过纳米硅通孔 (Nano TSV) 连接到晶体管的触点层）相比，这是一种更直接、更高效的连接。

台积电的 N2 节点不包含背面供电；然而，A16将采用直接接触式背面供电网络，称为超级电源轨 (SPR)。A16 本质上是 N2P 节点的衍生产品，并带有 SPR 技术。A16 节点预计将于 2026 年底投入生产。台积电的 A14 不会采用背面供电设计方法。

英特尔表示，14A 工艺将引入新的“turbo cell”技术，旨在进一步提高芯片的速度，“包括 CPU 最大频率和 GPU 关键路径” 。

英特尔在一份声明中表示：“Turbo Cells 允许设计人员在设计模块内优化性能更高的单元和更节能的单元的组合，从而针对目标应用实现功耗、性能和面积之间的平衡。”

英特尔强调，公司已经有第二台High NA EUV设备在intel 14A上投入运行。这台设备比第一台设备启动速度快得多。

英特尔总结说：14A工艺采用 PowerDirect 与 RibbonFET 2 相结合，具备以下优势：

1、PowerDirect，我们的第二代背面供电网络。

2、RibbonFET 2，我们的第二代环绕栅极技术。

3、我们推出的 Turbo Cells 是增强型单元技术，与 RibbonFET 2 配合使用时可进一步提高速度（包括 CPU 最大频率和 GPU 关键路径）。Turbo Cells 允许设计人员在设计模块内优化性能更高的单元和更节能的单元组合，从而针对目标应用实现功耗、性能和面积之间的平衡。

4、业界首款高数值孔径 (High NA) EUV，可实现较小工艺特征的经济高效打印。

英特尔的路线图还补充道，14A 工艺将于 2027 年问世，同时还将开发一个“14A-E”节点，以包含一些额外的“功能扩展”。

英特尔 18A 工艺节点更新

正如我们上个月报道的那样，英特尔的 18A（1.8 纳米等效）工艺节点已进入风险生产阶段，标志着该节点的首批小批量生产正式启动，大批量生产 (HVM) 计划于年底启动。英特尔并未具体说明哪些处理器已开始生产，但具体时间与其 Panther Lake 处理器的预期基本一致，后者预计将于年底上市。英特尔首批 18A 工艺节点将在其俄勒冈州的晶圆厂生产，但该公司已在其亚利桑那州的晶圆厂“运行 18A 批次”，这表明该工厂也将很快开始生产。

18A 节点是业界首个同时采用PowerVia 背面供电网络 (BSPDN)和RibbonFET 环栅 (GAA) 晶体管的产品化节点。PowerVia 在芯片背面提供优化的电源布线，以提高性能和晶体管密度。RibbonFET 还通过使用完全被栅极包围的四个垂直纳米片，在更小的面积内提供更高的晶体管密度和更快的晶体管开关速度。

18A 节点进入 HVM 的时间与台积电的竞争对手 2nm N2 节点大致相同。然而，台积电的 N2 节点没有配备背面供电网络 (PSN)，但它采用了具有三个垂直纳米片的 GAA 技术。根据最近一次行业活动的演示，人们对这两个工艺节点进行了一些基本的比较。总体来看，英特尔的节点比台积电更快、功耗更低，尽管台积电在密度（大概还有成本）方面仍占据优势。然而，这些区别可能会因不同芯片设计中的具体实现而异。

Panther Lake 将成为英特尔 18A 的首发产品，计划于 2025 年推出。Clearwater Forest已推迟至 2026 年。外媒还注意到，有客户正在谈论与英特尔 18A 的合作。例如，Trusted Semiconductor Solutions 更专注于国防工业，而不是消费和数据中心领域。

关于Intel 18A，英特尔总结说：

1、与intel 3 工艺节点相比，每瓦性能提高 15%，芯片密度提高 30%；

2、北美最早制造的亚2纳米先进节点鼎合网配资，为客户提供有弹性的供应替代方案；

3、业界首创的 PowerVia 背面供电技术，将密度和单元利用率提高 5% 至 10%，并降低电阻供电下降，从而使 ISO 功率性能提高高达 4%，并且与正面功率设计相比，固有电阻 (IR) 下降大大降低。；

4、RibbonFET 环栅 (GAA) 晶体管技术，可实现电流的精确控制。RibbonFET 可进一步缩小芯片元件体积，同时降低功耗，这对于日益密集的芯片而言至关重要；

5、Omni MIM 电容器，显著降低电感功率下降，增强芯片运行稳定性。此功能对于生成式 AI 等需要突发且高强度计算能力的现代工作负载至关重要；

6、业界标准 EDA 工具和参考流程全面支持，可从其他技术节点平稳过渡。借助 EDA 合作伙伴提供的参考流程，我们的客户可以先于其他背面电源解决方案开始使用 PowerVia 进行设计；

7、由 35 多个行业领先的生态系统合作伙伴组成的强大联盟，涵盖 EDA、IP、设计服务、云服务以及航空航天和国防领域，有助于确保广泛的客户支持，从而进一步简化采用；

英特尔 18A 家族继续扩展

英特尔的 18A 节点是主流版本，但该公司也提供了该节点的多个“产品线扩展”，并以不同的后缀命名。这些底层节点的版本针对不同的用例进行了定制。

其中，英特尔 18A-P基于英特尔RibbonFET和PowerVia技术的二次实现，提供新一代性能和更高的能效。它采用新的更低阈值电压和漏电优化器件，以及新的细晶粒带宽度，显著提升了每瓦性能和晶体管性能，同时确保了设计规则的兼容性。

英特尔今日透露，其高性能 18A-P 节点晶圆已在晶圆厂投产。该 18A 节点拥有优化的功率和频率曲线，每瓦性能提升 5-10%。根据芯片的具体调整，这可以在相同性能下实现更高的时钟速度或更低的功耗。

18A-P节点的设计规则与18A节点兼容，从而简化了客户的设计流程。英特尔已与电子设计自动化 (EDA) 软件供应商合作，以提供对行业标准设计工具的广泛支持，同时还与知识产权 (IP) 设计人员合作，提供必要的 IP 模块，从而简化实施。

至于英特尔 18A-PT ，则是公司专为构建下一代 3DIC 设计的 AI 和 HPC 客户而设计，充分利用了英特尔 18A-P 在性能和能效方面的提升。英特尔 18A-PT 采用更新的后端金属堆栈、直通硅通孔 (TSV)、芯片间硅通孔 (Die-to-Die TSV)，以及业界领先间距的先进混合键合接口 (HBI)，为高级工作负载提供无与伦比的可扩展性和集成度，助力客户突破 AI 和高性能计算的界限。

据介绍，新的 18A-PT 节点将提供与性能导向的 18A-P 相同的性能和效率优势，但增加了 Foveros Direct 3D 混合键合。这种无凸块铜对铜键合技术（意味着它不使用微凸块或焊料来连接两个芯片）将芯片与硅通孔 (TSV) 融合在一起。英特尔的实施方案将采用小于 5 微米的间距，这比其到 2023 年实现 10 微米间距的初始目标有了明显的改进，以将芯片融合在 18A-PT 芯片的顶部。间距是互连之间中心到中心间距的度量，值越低表示密度越高，越好。

值得注意的是，AMD 使用台积电的 SoIC-X 技术（一种类似的混合键合方法）将L3 芯片与其 X3D 处理器上的 9 微米凸点间距进行融合。台积电的 SOIC-X 技术目前范围从 4.5 微米到 9 微米，但该公司在 2027 年的发展规划中已提供 3 微米间距的产品。如果能够按计划有效实现产品化，英特尔的 Foveros Direct 3D 将显著提升其相对于台积电封装技术的定位。

英特尔的 Clearwater Forest 将是其首款采用 Foveros Direct 3D 封装的产品，但该公司尚未透露该产品的具体规格。值得注意的是，TSV 通常仅包含在基础芯片中，而 Clearwater Forest 使用英特尔 3-T 作为基础芯片，并在其上堆叠英特尔 18A 计算芯片。因此，为 18A 启用 TSV 将允许其在顶部堆叠芯片，而 SRAM 缓存是一个合理的用例。

成熟节点：16nm 和 12nm 继续推进

英特尔代工厂不仅致力于尖端技术，还在多个成熟节点上开展工作。英特尔的 16nm 节点本质上是其 22FFL 节点的一个版本，利用了行业标准设计工具和 PDK，目前已在晶圆厂完成流片。据英特尔介绍，Intel 16是通往 FinFET 的理想途径。

此外，英特尔还将继续与合作伙伴联华电子合作开发 12nm 节点，该节点将于 2027 年开始在英特尔位于亚利桑那州的三家晶圆厂生产。事实上，英特尔目前正在为该节点寻找主要客户。12nm 将主要用于移动通信基础设施和网络应用。

英特尔总结说，关于16nm，市公司通过创新合作扩大的产品组合：

1、UMC 和英特尔代工厂正在合作开发 12nm 技术平台，将英特尔的 FinFET 专业知识与 UMC 的逻辑和混合模式/RF 经验结合在一起；

2、与业界 12nm 具有竞争力；

3、通过访问地理分布更加多样化、更具弹性的供应链，为客户提供更多的采购决策选择；

4、非常适合移动、无线连接和网络应用等高增长市场；

英特尔的先进封装规划

英特尔的先进封装服务也尤为重要，因为它们能够以最快的速度实现显著的创收。Intle 也的确讨论了其在新墨西哥州和马来西亚等地谈论其先进的封装解决方案。

但英特尔还在持续更新其封装路线图，例如用于 EMIB-T 的 TSV 和 EMIB，以及新的低成本 Foveros。

英特尔正在讨论使用 EMIB 2.5D 来替代大型硅中介层，因为它可以将制造时间缩短数周。

英特尔还在讨论更多共封装光学器件。

关于3D封装，英特尔也提供了如下的支持：

英特尔邀请安靠公司（Amkor）登台，讨论如何为合作伙伴提供EMIB。安靠公司表示，将把先进封装技术引入亚利桑那州，以增强其现有的韩国和葡萄牙工厂。

在新闻稿中，英特尔强调，英特尔代工厂提供多种配置。芯片可以通过英特尔代工厂高级系统组装与测试 (Intel Foundry ASAT) 或外包半导体组装与测试 (OSAT) 进行制造。然后，芯片通过优化的互连技术进行连接，我们助力推动行业标准，例如通用芯片互连规范 (UCIe)。

英特尔还能帮助您整合前端和后端技术，打造系统级优化的解决方案。此外，我们凭借强大、地域分布广泛且产能强大的制造基地，提供无与伦比的规模和深度的组装和测试能力。

英特尔总结说：

1.公司的代工厂使用英特尔 18A-PT 上的英特尔 14A 提供系统级集成，然后通过 Foveros Direct（3D 堆叠）和嵌入式多芯片互连桥接（2.5D 桥接）进行连接；

2.公司新的先进封装技术产品包括 EMIB-T，可满足未来的高带宽内存需求，以及 Foveros 架构的两个新功能：Foveros-R 和 Foveros-B，为客户提供更多高效灵活的选择；

3.通过与 Amkor Technology 的新合作提高了客户选择适合其需求的先进封装技术的灵活性。

据介绍，Foveros-S 2.5D是应热吻针对成本/性能进行了优化的下一代封装，具有以下几个特点：

1、带有 4x 标线的硅中介层。

2、适用于客户端应用程序。

3、非常适合具有多个顶部芯片的解决方案。

4、生产验证：自 2019 年起采用主动基模进行量产。

Foveros-R 2.5D则采用重分布层 (RDL) 中介层来创建芯片之间的异构集成。适用于客户和成本敏感的领域、非常适合需要多个顶部芯片的复杂功能需求的解决方案。按照计划，该工艺将于2027 年准备投入生产。

Foveros-B 2.5D将电源和信号的重分布层 (RDL) 与硅桥相结合，为复杂设计提供灵活的解决方案。据介绍，这个工艺适用于客户端和数据中心应用，非常适合具有多个基本芯片小芯片的解决方案，例如缓存分解、DVR 或 MIM。英特尔表示，这个封装同样将于2027 年准备投入生产。

Foveros Direct 3D则是在在有源基片上进行 3D 芯片堆叠，以实现卓越的每比特功率性能。总结而言，该封装拥有以下几点优势：

1、Cu-Cu混合键合界面（HBI）。

2、超高带宽和低功耗互连。

3、高密度、低电阻的芯片间互连。

4、适用于客户端和数据中心应用。

5、EMIB 3.5D 解决方案上启用了 Foveros Direct 堆栈。

EMIB 3.5D则是在一个封装中嵌入了多芯片互连桥 3.5D 和 Foveros。

可以实现具有多种模具的灵活异构系统；非常适合需要将多个 3D 堆栈组合在一个包中的应用；英特尔数据中心 GPU Max 系列 SoC：采用 EMIB 3.5D 打造英特尔有史以来量产的最复杂的异构芯片，拥有超过 1000 亿个晶体管、47 个活动块、5 个工艺节点。

英特尔的制造和产能分享

在演讲中，英特尔表示，公司一直在技术和产能方面进行投资。

英特尔在全球拥有多处制造基地。

在以色列和亚利桑那州，英特尔拥有成熟的intel 10 和intel 7。

现在英特尔重点关注亚利桑那州的制造工厂。

英特尔展示了其在各地点的现有产能，同时也展示了其未来增长潜力。英特尔表示，未来6到8个季度，其现有工厂的产能将得以提升。

除了晶圆制造之外，英特尔还拥有封装能力和发展空间。

在大会上，英特尔展示了未来的 12x 光罩芯片，该芯片具有 AI 引擎、高速互连、HBM5 和 LPDDR5x、PCIe Gen7、光学引擎、UCIe-A、EMIB-T、224G PHY、安全块等。

英特尔还公布了公司代工加速器联盟（英特尔代工芯片联盟和价值链联盟）内增加了新的项目，同时还发布了一系列来自顶级生态系统合作伙伴的公告。例如英特尔就带来了Chiplet联盟。

英特尔表示，英特尔代工 (Intel Foundry) 拥有全面的知识产权 (IP)、电子设计自动化 (EDA) 和设计服务解决方案组合，这些解决方案由值得信赖且久经考验的生态系统合作伙伴提供，旨在推动超越传统节点扩展的进步。

作为英特尔代工加速器联盟的最新项目，全新的英特尔代工 Chiplet 联盟将首先专注于定义和推动面向政府应用和关键商业市场的先进技术基础设施。英特尔代工 Chiplet 联盟将为希望部署利用可互操作且安全的 Chiplet 解决方案针对目标应用和市场的设计的客户提供一条可靠且可扩展的途径。

此外，英特尔代工加速器联盟还包括IP联盟、EDA联盟、设计服务联盟、云联盟和USMAG联盟。

不过，我们也看到，英特尔为了削减成本，取消了20A节点的量产，但目前其18A节点即将量产，这标志着英特尔在寻求重夺超越台积电的制造领先地位方面迈出了关键的一步。新增的生产线扩展，尤其是支持芯片堆叠的18A-PT，是一项尤为显著的进步，将有助于英特尔进一步提升对潜在代工客户的吸引力。

英特尔14A工艺节点的开发也进展顺利，这意味着该公司正稳步推进路线图的新节点和新功能的开发。我们尚未听到有关英特尔10A（1纳米级）工艺节点计划的任何新细节，该节点预计将于2027年开始开发。英特尔的新闻稿中也没有提及英特尔3节点的任何新进展，但我们预计更多细节将在当天陆续披露。

英特尔此次活动重点展示其广泛的EDA、IP和服务产品组合，这些产品组合由新思科技和Cadence等行业巨头的生态系统驱动。新成立的英特尔芯片代工联盟（Intel Foundry Chiplet Alliance）也是一项重要进展，它将使客户能够基于可互操作且经过验证的设计，将芯片组合搭配到他们的设计中。

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4019期内容，欢迎关注。

『半导体第一垂直媒体』

实时专业原创深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦鼎合网配资

江苏配资网提示：文章来自网络，不代表本站观点。